













□ Include

MicroPatent® PatSearch Fulltext: Record 1 of 1

Search scope: US Granted US Applications EP-A EP-B WO JP (bibliographic data

only) DE-C,B DE-A DE-T DE-U GB-A FR-A

Years: 1836-2005

Patent/Publication No.: ((JP05299616))

Order This Patent Family Lookup

Find Similar ...


.≰Legal Status

Go to first matching text

JP05299616 A SEMICONDUCTOR STORAGE DEVICE HITACHI LTD

Abstract:

PURPOSE: To attain the nonvolatilization of data by mounting a non-volatile memory chip, to which writing and erasure are enabled, and a RAM on the same package and constituting one semiconductor storage device. CONSTITUTION: A chip control signal CC is changed over from a high level to a low level, a Flash is brought to a standby state and



Click here for larger image.

stored data are read from the head address of a DRAM. A CPU changes over the chip control signal CC to the high level, inputs a command 10H to the Flash through a data bus DB, and indicates write operation while inputting read data from the DRAM as write data. The operation is conducted to all stored data of the DRAM, thus transferring the stored data of the DRAM to the Flash. When a power supply is interrupted, data stored in the DRAM are broken, but the same data can be stored in the Flash.

COPYRIGHT: (C)1993,JPO&Japio

Inventor(s):

ISHIHARA MASAMICHI SATO HIROSHI KOTANI HIROAKI YOSHIDA KEIICHI

Application No. 04122568 JP04122568 JP, Filed 19920416, A1 Published 19931112

Int'l Class: H01L027115

BEST AVAILABLE COPY

H01L02704 H01L027108

Patents Citing This One (4):

→ US6392950 B2 20020521 Hitachi, Ltd.

Semiconductor device including multi-chip

→ US6411561 B1 20020625 Hitachi, Ltd.

Semiconductor device including multi-chip

→ US6587393 B2 20030701 Hitachi, Ltd.

Semiconductor device including multi-chip

→ US6847575 B2 20050125 Renesas Technology Corp.

Semiconductor device including multi-chip

















For further information, please contact: Technical Support | Billing | Sales | General Information

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平5-299616

- (43)公開日 平成5年(1993)11月12日

(51) Int.Cl. ⁵ H 0 1 L		識別記号	庁内整理番号 F 1 8427-4M	技術表示箇所	
		U			
	21,7100		8728 – 4M 8728 – 4M	H01L	27/10 4 3 4 3 2 1
				:	審査請求 未請求 請求項の数10(全 28 頁)
(21)出願番号	1	特顧平4-122568		(71)出願人	000005108 株式会社日立製作所
(22)出願日		平成4年(1992)4月16日			東京都千代田区神田駿河台四丁目6番地
				(72)発明者	石原 政道 東京都青梅市今井2326番地 株式会社日立 製作所デパイス開発センタ内
				(72)発明者	佐藤 弘 東京都青梅市今井2326番地 株式会社日立 製作所デパイス開発センタ内
				(72)発明者	小谷 博昭 東京都青梅市今井2326番地 株式会社日立 製作所デパイス開発センタ内
				(74)代理人	弁理士 徳若 光政
					最終頁に続く


(54)【発明の名称】 半導体記憶装置

(57)【要約】

【目的】 使い勝手のよい新規な半導体記憶装置を提供 する。

【構成】 電気的に書き込みと消去が可能にされた不揮 発性のメモリチップとRAMとを同一のパッケージに実 装させて1つの半導体記憶装置を構成する。

【効果】 メモリアクセスはRAMに対して行うことに より高速化と書き換え回路数の制限を無くし、電源を遮 断する前にRAMのデータを不揮発性メモリに書き込む ことによりデータの不揮発化を図ることができる。



【特許請求の範囲】

【請求項1】 電気的に書き込みと消去が可能にされた 不揮発性のメモリチップと、ランダム・アクセス・メモ リチップとを同一のバッケージに実装させてなることを 特徴とする半導体記憶装置。

【請求項2】 上記不揮発性のメモリチップは、トンネ ル酸化膜を通して流れるトンネル電流によりフローティ ングゲートに蓄積された情報電荷の消去動作が行われる 一括消去型不揮発性メモリであり、ランダム・アクセス ・メモリはダイナミック型RAMであることを特徴とす 10 る請求項1の半導体記憶装置。

【請求項3】 上記一括消去型不揮発性メモリとダイナ ミック型RAMとは同じ記憶容量を持つようにされるも のであことを特徴とする請求項2の半導体記憶装置。

【請求項4】 上記不揮発性のメモリチップとランダム ・アクセス・メモリチップとは、外部アドレス端子及び 制御端子が実質的に同様にされて外部からアドレス信号 と制御信号とが共通に供給されるとともにいずれかのチ ップをアクセスするかを選択する制御端子が設けられて の半連体記憶装置。

【請求項5】 上記不揮発性のメモリチップは、一連の 自動消去動作及び自動書き込み動作を制御する制御回路 が内蔵されるものであることを特徴とする請求項1、請 求項2、請求項3又は請求項4の半導体記憶装置。

【請求項6】 上記不揮発性のメモリチップとランダム ・アクセス・メモリチップには、それぞれ内部でデータ の転送を行わせる制御回路が含まれるものであることを 特徴とする請求項1、請求項2、請求項3、請求項4又 は請求項5の半導体記憶装置。

【請求項7】 上記不揮発性のメモリチップは、外部か らの直接アクセスが不能にされ、上記データの転送を行 わせる制御回路によりランダム・アクセス・メモリチッ プの記憶データのバックアップ用にのみ使用されるもの であることを特徴とする請求項6の半導体記憶装置。

【請求項8】 上記不揮発性のメモリチップとランダム ・アクセス・メモリチップとはLOC技術によりリード に接続され、このリードを介して2つが同一パッケージ の中で電気的に接続されるよう重合わされて実装される ものであることを特徴とする請求項1、請求項2、請求 40 項3、請求項4、請求項5又は請求項6の半導体配憶装 置。

【請求項9】 上記不揮発性メモリチップのアクセス は、電源遮断時に必要な消去動作が行われた後にランダ ム・アクセス・メモリチップの必要な記憶データが書き 込まれるものであることを特徴とする請求項1、請求項 2、請求項3、請求項4、請求項5、請求項6、請求項 7又は請求項8の半導体記憶装置。

【請求項10】 電気的に書き込みと消去が可能にされ

モリチップと、上記両メモリチップの間でデータの転送 を行わせる制御用チップとを同一のパッケージに実装さ せてなることを特徴とする半導体記憶装置。

4,477

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、半導体記憶装置に関 し、記憶データの不揮発化と高速アクセスとが可能な半 導体記憶装置に利用して有効な技術に関するものであ

[0002]

【従来の技術】不揮発性のメモリとして、トンネル電流 を利用して消去動作を行わせるフラッシュ (Flash)メ モリがある。このようなフラッシュメモリに関しては、 1988年10月、アイ・イー・イー・イー ジャーナル オ プ ソリッドーステート サーキッツ (IEEE JOURNAL O F SOLID-STATE CIRCUITS) Vol23 No.5、頁1157~頁1163 がある。

[0003]

【発明が解決しようとする課題】上記のような不揮発性 なることを特徴とする請求項1、請求項2又は請求項3 20 メモリは、電源を遮断してもデータが失われないという 特長を持っている。しかしながら、その書き込み動作や 読み出し動作が遅いことと、書き換え回数に制限がある という欠点を持っている。そこで、本願発明者等は、高 速アクセスが可能なRAMと同一パッケージに実装させ て、書き換え回数の制限を無くしつつ高速アクセスと電 源遮断に対するデータの不揮発化を実現した半導体記憶 装置を得ることを考えた。

> 【0004】この発明の目的は、使い勝手のよい新規な 半導体記憶装置を提供することにある。この発明の前記 30 ならびにそのほかの目的と新規な特徴は、本明細書の記 述および添付図面から明らかになるであろう。

[0 0 0 5]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば、下 記の通りである。すなわち、電気的に書き込みと消去が 可能にされた不揮発性のメモリチップとRAMとを同一 のパッケージに実装させて1つの半導体記憶装置を構成 する。

[0006]

【作用】上記した手段によれば、メモリアクセスはRA Mに対して行うことにより高速化と書き換え回路数の制 限を無くし、電源を遮断する前にRAMのデータを不揮 発性メモリに書き込むことによりデータの不揮発化を図 ることができる。

[0007]

【実施例】図1には、この発明に係る半導体記憶装置と それを用いたマイクロコンピュータシステムの一実施例 のプロック図が示されている。

【0008】この実施例の半導体記憶装置は、同図に点 た不揮発性のメモリチップと、ランダム・アクセス・メ 50 線で示すように2つのメモリチップが1つのパッケージ

に実装されて構成される。1つのメモリチップは、ダイ ナミック型RAM(以下、単にDRAMという)であ り、他方のメモリチップは一括消去型不揮発性メモリ (以下、単にFLASH又はFlashという)である。2 つのメモリチップDRAMとFLASHは、特に制限さ れないが、同じ記憶容量を持つようにされる。これによ り、2つのメモリDRAMとFLASHとは、同様な複 数ピットからなるアドレス端子ADDを持ちパッケージ 内部で共通化され、共通の外部アドレス端子に接続され

【0009】メモリチップDRAMの制御端子として は、公知のダイナミック型RAMと同様にロウアドレス ストロープ端子RASB、カラムアドレスストローブ端 子CASB、ライトイネーブル端子WEB及び出力イネ ーブル端子OEBを持つ。この実施例のメモリチップF LASHは、前配公知のフラシュメモリとは異なり、前 記ダイナミック型RAMに併せてアドレスマルチプレッ クス方式により、アドレス信号の取り込みが行われる。 そのため、メモリチップDRAMと同様にロウアドレス ストローブ端子RASB、カラムアドレスストローブ端 20 子CASB、ライトイネーブル端子WEB及び出カイネ ープル端子OEBを持つようにされる。

【0010】これらの制御端子は、パッケージ内部で対 応するものが共通化されて、外部制御端子に接続され る。上記構成では、2つのメモリチップが同時にアクセ スされてしまうという不都合が生じる。そこで、メモリ チップDRAMとFLASHとには、DRAMモードと FLASHモードとを切り分ける制御端子CCが新たに 設けられる。例えば、この制御端子CCをロウレベルに すると、メモリチップFLASHの全端子がハイインピ 30 ーダンス状態にされて、メモリチップDRAMに対して メモリアクセスが行われるというDRAMモードにされ る。これに対して、制御端子CCをハイレベルにする と、メモリチップDRAMの全端子がハイインピーダン ス状態にされて、メモリチップFLASHに対してメモ リアクセスが行われるというFLASHモードにされ る。このFLASHモードにおいて、メモリチップDR AMは、自動的に内部に設けられた自動リフレッシュ回 路によって行われるセフルリフレッシュモードに入りそ の間のデータの保持動作を行うようにされる。

【0011】電源端子は、約5 Vのような電源電圧端子 VCCと、回路の接地電位VSSとが内部で共通化され て、外部の電源端子に接続される。また、メモリチップ FLASHは、その書き込みや消去動作のために必要と される約12 Vのような高電圧端子 VPPを持ち、それ はメモリチップFLASHに対する専用の電源端子とさ れる。

【0012】特に制限されないが、5V単一のFASH メモリチップを使用すれば、VPP電源端子は必要なく なるが、チップ内に5 Vの電源電圧から約12 Vのよう 50 イクロプロセッサ CPUは、チップコントロール信号 C

な高電圧に昇圧するための昇圧回路が必要になる。ま た、3、3V系等で使用できるDRAM、FLASHを 使用すれば、VCCは3.3 V程度となろう。

【0013】同図のマイクロコンピュータシステムは、 上記のような半導体記憶装置と、それを選択する周辺回 路及びCPUから構成される。CPUは、正確には電子 計算機を構成する中央処理装置の略であるが、マイクロ コンピュータシステムではマイクロプロセッサと呼ばれ ているので、以下、CPUをマイクロプロセッサのよう 10 に呼ぶものとする。マイクロコンピュータシステム等に 必要なプログラムROM、ディススク記憶装置、キーポ ード等の入力装置やディスプレイやプリンタといったよ うな出力装置は、この発明には直接関係が無いので省略 されている。

【0014】マイクロプロセッサCPUにより生成され たアドレス信号は、アドレスパスABを通してアドレス デコーダに供給される。アドレスデコーダは、上記半導 体記憶装置に割り当てられたアドレスであると解読する と、それをアドレスマルチプレクサに供給する。アドレ スマルチプレクサでは、X系のアドレスとY系のアドレ スに分けて、後述するタイミングコントローラで生成さ れたアドレスストロープ信号RASB、CASBに同期 して時分割的に送出させる。アドレスパッファは、上記 生成されたX系のアドレス信号とY系のアドレス信号を 時分割的にこの発明に係る半導体記憶装置に供給する。

【0015】マイクロプロセッサCPUから生成された 制御信号は制御パスCBを介してタイミングコントロー ラに供給される。タイミングコントローラは、メモリの 書き込み/読み出し動作を制御する制御信号と、上記ア ドレスデコーダにより生成されたX系とY系のアドレス 信号の出力タイミング信号とを受けて、上記アドレスス トローブ信号RASB、CASB及び出力イネーブル信 号〇EB、ライトイネーブル信号WEB及びチップコン トロール信号CCを生成して、この発明に係る半導体記 憶装置に供給する。

【0016】 データバッファは、マイクロプロセッサC PUのデータパスDBに接続されて、書き込みデータと 読み出しデータとを転送させる双方向バッファであり、 タイミングコントローラによりデータの転送方向が指示 される。特に制限されないが、データバッファからアド レスデコーダに伝えられる信号は、アドレスの拡張に用 いられる。すなわち、マイクロプロセッサCPUのデー タバスから拡張アドレスが出力されてデータバッファに いったんストックされ、拡張用アドレスとしてアドレス デコーダに伝えられる。

【0017】図2には、FlashからDRAMへのデータ 転送動作を説明するための一実施例のフローチャート図 が示されている。①では、マイクロプロセッサCPUか らFlashに対して消去動作が指示される。すなわち、マ

CをハイレベルにしてFlashを活性化させ、データバス DBを通してコマンド30Hを入力する。この間、DR AMでは、信号CCのハイレベルにより全ての外部端子 がハイインピーダンス状態になるとともに、セルフリフ レッシュモードに入る。

【0018】Flashにおいては、上記コマンド30Hを 解読し、それに基づき実際の消去動作に先立ってブレラ イトを実施する。消去される前のメモリセルの記憶情 報、言い換えるならば、記憶素子のしきい値電圧は、書 ライト動作は、電気的消去動作に先立って全記憶素子に 対して書き込みを行うことにより、未書き込みのメモリ セルであるいわば消去状態のメモリセルに対して、以下 の自動消去動作が行われることによって負のしきい値電 圧になるメモリセルが発生するのを防ぐものである。

【0019】一般に電気的消去では消去を長時間続けた ときのしきい値電圧は、熱平衡状態のしきい値電圧とは 異なり負の値となり得る。EPROM(イレーザブル・ プログラマブル・リード・オンリー・メモリ) のように **紫外線で消去を行う場合にはその記憶装置を製造した時 20** のしきい値に落ち着き、製造法により制御し得るとは対 照的である。上記のメモリセルではしきい値が負になる と読み出しに悪影響がでる。このブレライト動作は、対 象となるピットを一括書き込みを行う。

【0020】上記のようなプレライトが終了すると、以 下のようなイレイズ (消去動作) が実行される。一括消 去のための消去パルスが発生される。この後、上記アド レス設定に従いベリファイ動作が行われる。このベリフ ァイ動作では、動作電圧が低電圧VCCより更に低い、 例えば3.5 Vのような低い電圧に切り替えられて読み 30 出し動作が行われる。この読み出し動作において、読み 出し信号が"0"ならば、しきい値電圧が上記3.5 V 以下の消去状態にされたものと認められ、順次にアドレ スインクリメントを行う。

【0021】前記のプレライト動作と同様に最終アドレ スか否かの判定を行い、最終アドレスでない場合には、 上記同様なペリファイ動作を行う。これを最終アドレス まで繰り返して行うことにより消去動作を終了する。こ の消去動作では、前記のように一括消去するものである ため、チップ内のメモリセルのうち書き込み動作によっ て最もしきい値電圧が高くされたメモリセルにより消去 回数が決められる。すなわち、最もしきい値電圧が高く されたメモリセルが、上記約3.5 Vで読み出しが可 能、すなわち低いしきい値電圧を持つまで消去パルス が、ベリファイ結果に基づいて行われるものとなる。こ のような制御された消去動作により、メモリセルのしき い値電圧を負にすることなく、正確に所定の電圧に設定 することができる。

【0022】マイクロプロセッサCPUは、上記のよう な消去動作が終了すると、②においてチップコントロー 50 ル信号CCをハイレベルからロウレベルに切り替えて、 Flashをスタンパイ状態し、代わってDRAMを活性化 してリードモードにする。すなわち、DRAMの先頭ア ドレスから記憶データの読み出しを行う。

6

【0023】マイクロプロセッサCPUは、DRAMか らの読み出しデータを受けると、③においてチップコン トロール信号CCをハイレベルに切り替えて、データバ スDBを通してFlashにコマンド10Hを入力し、書き 込み動作を指示するとともに、上記DRAMからの読み き込みの有無に従って高低さまざまである。上記のプレ 10 出しデータを書き込みデータとして入力する。これによ り、Flashには書き込み動作が行われる。このとき、過 剰な書き込みレベルの安定化のために、イレイズ動作と 同様に1つの書き込みパルスを発生させた後にペリファ イを行って読み出し信号が"1"になるまで、言い換え るならば、しきい値電圧が5 V以上に高くなるまで上記 **書き込みパルスを発生させる。この間、DRAMは、上** 記信号CCのハイレベルに対応してセルフリフレッシュ モードにされている。

> 【0024】以上の②と③の動作を、DRAMの全記憶 データに対して行うことにより、DRAMの記憶データ をFlashに転送させる。この後に、この実施例の半導体 記憶装置を含むマイクロコンピュータシステムの電源を 遮断すると、DRAMに記憶されたデータは破壊されて しまうが、それと同じデータをFlashに記憶させること ができる。

> 【0025】図3には、DRAMからFlashへのデータ 転送動作を説明するための一実施例のフローチャート図 が示されている。電源が再投入されると、マイクロプロ セッサCPUは、①においてチップコントロール信号C CをハイレベルにしてFlashを活性化させ、データバス DBを通してコマンドOOHを入力する。あるいは、こ のようなリードモードを指示するコマンドを逐一入力し なくても制御信号OEBやWEBのレベルによってFla shを自動的にリードモードしてもよい。この間、DRA Mでは、信号CCのハイレベルにより全ての外部端子が ハイインピーダンス状態になるとともにセルフリフレッ シュモードを行っているが、無意味なデータに対するダ ミー動作であると理解されたい。

> 【0026】Flashにおいては、上記コマンド00Hを 解読し、それに基づきリード動作を実施する。マイクロ プロセッサCPUは、上記リードデータを受け取ると、 ②においてチップコントロール信号CCをロウレベルに し、DRAMをライトモードにして、対応するアドレス に上記リードデータを書き込む。この間、信号CCのロ ウレベルによってFlashはスタンパイ状態になる。

> 【0027】以下、①と②の動作がFlashとDRAMの 最終アドレスまで行われて、上記データ転送動作が終了 する。このようなデータ転送動作により、DRAMには 電源遮断前のデータを記憶させることができ、電源遮断 前と同じ状態にマイクロコンピュータシステムを回復さ

せることができる。

【0028】図4には、FlashからDRAMへのデータ 転送動作を説明するための一実施例のタイミング図が示 されている。①の期間、マイクロプロセッサCPUによ りチップコントロール信号CCがハイレベルされてFla shモードが指示される。このとき、信号RASBのロウ レベルによりチップが選択され、信号WEBのロウレベ ルからハイレベルへ変化タイミングでデータ端子I/O に入力されたコマンド30Hを取り込む。この実施例の Flashでは、誤消去を防ぐために、上記のような消去動 10 作を指示するコマンド30Hが2回連続して入力されこ とを持ってイレイズモードに入るようにされる。なお、 上記のようなDRAMとFlashが組み合わせされた複数 の半導体記憶装置がシステム上に搭載される場合、上記 信号RASBによりいずれの半導体記憶装置に対してア クセスが行われるかが指示される。この場合には、上記 チップコントロール信号CCは複数の半導体記憶装置に 対して共通に供給される。

【0029】イレイズ動作は、信号RASBと信号OEBのロウレベルにより開始される。この間、データ端子20I/Oはハイインピーダンス状態にされてるが、最上位ピットI/O7がデータボーリングに用いられる。すなわち、I/O7おいては、イレイズ動作の間ロウレベルの出力信号が送出され、イレイズ動作終了によってハイレベルに変化させられる。マイクロプロセッサCPUは、データボーリングにより上記I/O7のロウレベルを監視し、そのハイレベルへの変化によりイレイズ動作の終了を判定する。

【0030】②の期間、マイクロプロセッサCPUによりチップコントロール信号CCがロウレベルされてDRAMモードが指示される。このとき、通常のダイナミック型RAMの動作と同様にロウアドレスストロープ信号RASBのロウレベルによりX系のアドレス信号X1が取り込まれて保持され、X系の選択動作が行われる。次いで、カラムアドレスストロープ信号CASBのロウレベルによりY系のアドレス信号Y1が取り込まれ、信号WEBのハイレベルによりリードモードが指示されて、上記データD1の読み出しが行われる。

【0031】 ②の期間、マイクロプロセッサCPUによりチップコントロール信号CCがハイレベルされて再び 40 Flashモードが指示される。このとき、信号RASBのロウレベルによりチップが選択されるとともに、X系のアドレス信号X2が取り込まれる。信号WEBのロウレベルからハイレベルへ変化タイミングでデータ端子1/Oに入力されたコマンド10Hを取り込む。これにより、Flashに対してライトモードが指示される。次に、信号CASBのロウレベルによりY系のアドレス信号Y2が取り込まれて、メモリセルの選択動作が行われる。信号WEBのロウレベルからハイレベルへの変化に同期し、上記データD1に対応した告き込みデータD2が取 50

り込まれる。

【0032】特に制限されないが、信号RASB、CASB及びOEBのロウレベルにより自動書き込み動作が開始され、その間データ端子I/O7おいては、書き込み動作の期間ロウレベルの出力信号が送出され、書き込み動作終了によってハイレベルに変化させられる。マイクロプロセッサCPUは、データボーリングにより上記I/O7のロウレベルを監視し、そのハイレベルへの変化により書き込み動作の終了を判定する。以下、②に戻り、DRAMから次のアドレスの読み出しを行い、③に移行して上記DRAMから読み出したデータをFlashに書き込むという動作を繰り返す。この実施例では、上記のようなチップコントロール信号CCのハイレベル/ロウレベルに応じて、高電圧VPPは12V/5Vのように切り替えられる。

【0033】図5には、DRAMからFlashへのデータ 転送動作を説明するための一実施例のタイミング図が示 されている。①の期間、マイクロプロセッサCPUによ りチップコントロール信号CCがハイレベルされてFla shモードが指示される。このとき、信号RASBのロウ レベルによりチップが選択され、それと同期して入力さ れたX系のアドレス信号X1の取り込みが行われる。信 号WEBのロウレベルからハイレベルへ変化タイミング でデータ端子1/〇に入力されたコマンド00Hを取り 込む。この実施例のFlashでは、リードモードを指示す るコマンドOOHを用いたが、何もコマンドが入力しな くても自動的にリードモードにするようにしてもよい。 次に、信号CASBのロウレベルに同期して入力された Y系のアドレス信号Y1の取り込みが行われ、これらの アドレス信号X1とY1により選択されたFlashメモリ セルの記憶データFDATAが出力される。

【0034】②の期間、マイクロプロセッサCPUによりチップコントロール信号CCがロウレベルされてDRAMモードが指示される。このとき、通常のダイナミック型RAMの動作と同様にロウアドレスストローブ信号RASBのロウレベルによりX系のアドレス信号X2が取り込まれて保持されるとともにX系の選択動作が行われる。次いで、カラムアドレスストローブ信号CASBのロウレベルによりY系のアドレス信号Y2が取り込まれ、信号WEBのロウレベルによりライトモードが指示されて、上記Flashから読み出されたデータFDATAがDRAMの書込みデータDATAとして選択されたメモリセルに書き込まれる。以下、①と同様にDRAMから次のアドレスX3,Y3の読み出しを行い、図示しないが②と同様にDRAMをライトモードとして書き込み動作を行うという動作を繰り返す。

信号CASBのロウレベルによりY系のアドレス信号Y 【0035】図6には、上記Flashメモリの一実施例の2が取り込まれて、メモリセルの選択動作が行われる。 内部プロック図が示されている。同図の各回路プロック信号WEBのロウレベルからハイレベルへの変化に同期 は、公知の半導体集積回路の製造技術によって、単結晶し、上記データD1に対応した魯き込みデータD2が取 50 シリコンのような1個の半導体基板上において形成され

る。この実施例のFlashメモリは、基本的には汎用のも のと同様であるが、前記のようなデータ転送のためのチ ップコントロール端子CCが設けられることや、アドレ スの入力方法がDRAMに合わせられていることが汎用 のものと大きく異なる点である。

【0036】チップコントロール端子CC及び他の制御 端子RASB、CASB、WEB及びOEBからの各信 号は、コントロールパッファ (Control Buffer) に入力 される。チップコントロール端子CCからの信号は、前 記のように全ピンを活性化或いはハイインピーダンス状 10 態に切り替えるために、上記コントロールパッファの他 にアウトプットパッファ (Output Buffer)やアドレスバ ッファ(Add. Buffer) にも供給される。

【0037】コントロールパッファを通した各制御信号 RASB、CASB、WEB及びOEBは、コントロー ルデコーダ (Control Decoder)に供給され、ここで動作 モードに応じた制御信号やタイミング信号が発生され る。このコントロールデコーダにより制御される各回路 は、メモリマットMATのワード線を駆動するドライバ ー (DRIVER) 、ステイタスレジスタ(Status Register) 20 、ステイタスラッチ(Status Latch)、コマンドデコー ダ(Command Decoder)、インプットパッファ(InputBuff er)、上記アウトプットバッファ及びアドレスパッファ である。ステイタスレジスタの内容は、マイクロプロセ ッサCPUよりチップの状態を調べるときに参照され る。ステイタスラッチは、マイクロプロセッサCPUか らのコマンドをラッチしている。

【0038】 コマンドデコーダは、インプットパッファ を通して入力されたコマンドを解読して、それに対応し た制御信号をスタータスラッチを介してオウトコントロ 30 ール (Auto Control) に伝える。オートコントロール は、上記ステイタスラッチを参照しながら処理を行う。 例えば、オートコントールは、イレイズが指示される と、前記のようなイレイズアルゴリズムに従い、一連の アドレス信号やプレライト用の書き込みパルス及び消去 用の消去パルス等を発生し、ライトが指示されると、前 記のようなライトアルゴリズムに従い一連のアドレス信 号の発生と書き込みパルス等を発生させる。

【0039】 端子VCCから供給される5Vのような電 源電圧と端子VPPから供給される高電圧/低電圧は、 ベリファイポルテージゼネレータ (Verify Voltage Ge a) に入力されて、ここでワード線の選択レベルを設定 する消去ペリファイ用の約3.5Vのような低い電圧の 出力や、ライトペリファイ用の電圧切り替えが行われ る。ポルテージセンサ (Voltage sensor) は、電源電圧 VCCと端子VPPからの高電圧/低電圧を検出し、コ マンドデコーダに検出結果を供給する。

【0040】上記ドライバは、上記のような電圧VC C、VPP及び低電圧等を受けて、Xデコーダ(X-D **EC)により選択されたワード線の選択レベルと、イレ 50 めに用いられる。オートコントロールでは、このアドレ**

イズ動作時のソーススイッチ (Source MOS) に供給され る消去用のレベルを設定する。この実施例では、後述す るようにメモリマットMATは、ブロック単位での消去 も可能にされる。それ故、マットセレクタ(MAT sel ector)により消去させられるプロックが選択される。言 い換えるならば、上記マットセレクタにより、上記分割 されたマット毎に設けられたイレイズ用のソーススイッ チの選択信号が形成される。特に制限されないが、負電 圧消去方式を採用することにより、さらにワード線単位 の消去も可能としている。

10

【0041】メモリマットMATのデータ線は、Yゲー ト (Y-Gate) により選択されて、センスアンプSAの 入力とライトラッチ (Write Latch)の出力に接続され る。言い換えるならば、Yゲードは、メモリマットのデ ータ線を入出力用の共通データ線に接続させられる。こ の共通データ線に上記センスアンプやライトラッチが設 けられる。消去動作によってメモリセルは全て1にされ ているから、ライトラッチに取り込まれた書き込みデー タのうち0に対応したメモリセルに実質的な書き込みが 行われる。ベリファイにより書き込みが十分とされたビ ットに対応したライトラッチのデータ0が1に書き換え られ、ライトラッチのデータが全て1にされると書き込 み終了と判定される。

【0042】 データラッチ (Data Latch) は、8パイト (8B) 分の書き込みデータの記憶を行い、メモリマッ トMATに対して8×8 (=64ビット) のページ書き 込みを行う場合に使用される。このデータチッチを用い たライトモードでは、第1の段階では8バイト分のデー タがデータラッチに書き込まれ、その後に一括して上記 8×8個のメモリセルに対するページ書き込みが行われ る。

【0043】インブットパッファの入力端子とアウトブ ットパッファの出力端子とは、データ端子1/01に接 続される。この端子 I / O i は、特に制限されないが、 8個から構成される。これにより、外部からは8ピット の単位でのデータの入出力が行われることになる。

【0044】上記のようにアドレスストロープ信号RA SBとCASBに同期して時系列的に入力されるX系の アドレス信号とY系のアドレス信号は、共通のアドレス 端子A I を通してアドレスパッファに入力される。X系 のアドレス信号は、Xデコーダに入力されて、ここで保 持されるとともにワード線の選択信号が形成される。Y 系のアドレス信号は、Yデコーダに入力され、ここでデ ータ線を共通データ線に接続させるYゲートの選択信号 が形成される。

【0045】アドレスラッチ (Add. Lacth)は、メモリマ ットMATを複数のセタク及びプロック単位で消去が可 能にされる機能を付加したとき、先頭セクタ及びブロッ ク又は最終セクタ及びプロックのアドレスを記憶するた スラッチの内容を参照して、複数プロックの消去動作を 実行する。なお、図6において、点線によりアドレス信 号の伝達経路を示し、他の実線によりデータや制御信号 の伝達経路を示している。

【0046】図21には、上記メモリマットMATとそ の主要な周辺回路の一実施例の回路図が示されている。 同図の各回路素子は、特に制限されないが、公知のCM OS(相補型MOS)集積回路の製造技術によって形成 される。同図において、PチャンネルMOSFETは、 ことによってNチャンネルMOSFETと区別される。 このことは他の図面においても同様である。

【0047】特に制限されないが、集積回路は、単結晶 P型シリコンからなる半導体基板に形成される。Nチャ ンネルMOSFETは、かかる半導体基板表面に形成さ れたソース領域、ドレイン領域及びソース領域とドレイ ン領域との間の半導体基板表面に薄い厚さのゲート絶縁 膜を介して形成されたポリシリコンからなるようなゲー ト電極から構成される。PチャンネルMOSFETは、 上記半導体基板表面に形成されたN型ウェル領域に形成 20 される。これによって、半導体基板は、その上に形成さ れた複数のNチャンネルMOSFETの共通の基板ゲー トを構成し、回路の接地電位が供給される。N型ウェル 領域は、その上に形成されたPチャンネルMOSFET の基板ゲートを構成する。PチャンネルMOSFETの 基板ゲートすなわちN型ウェル領域は、電源電圧VCC に結合される。ただし、高重圧回路であれば、それに対 応するPチャンネルMOSFETが形成されるN型ウェ ル領域は、外部から与えられる高電圧VPP又は内部発 生高電圧等に接続される。あるいは、集積回路は、単結 30 晶N型シリコンからなる半導体基板上に形成してもよ い。この場合、NチャンネルMOSFETと不揮発性記 憶素子はP型ウェル領域に形成され、PチャンネルMO SFETはN型基板上に形成される。なお、この発明に おいて、MOSFETは絶縁ゲート型電界効果トランジ スタ(IGFET)の意味で用いている。

【0048】上記メモリマットMATとして、代表とし て例示的に2つのメモリプロックMB0とMBnが例示 的に示されている。これらのメモリブロックは、例示的 に示されているコントロールゲートとフローティングゲ 40 ートを有するスタックドゲート構造のメモリセル (不揮 発性メモリ素子…MOSFETM1~M8) と、ワード 線W0~Wm及びデータ線D0、D1~Dj、Dj+1 により構成されている。上記メモリセルM1~M8は、 特に制限されないが、従来のEPROMのメモリセルと 類似の構造であるが、その消去動作が後述するようにフ ローティングゲートとソース線に結合されるソース間の トンネル現象を利用して電気的に行われる点が、従来の 紫外線を用いたEPROMの消去方法と異なるものであ る。

12

【0049】上記例示的に示されているメモリブロック MBOとMBnは、同じ行に配置されたメモリセルM1 とM2及びM5とM6 (M3とM4及びM7とM8) の コントロールゲートは、それぞれ対応するワード線WO (Wm) に接続さされる。ワード線WO, Wmは、ワー ドドライバを構成するレベル変換回路LVC0, LVC mにより駆動される。上記デコーダ回路DECの出力が ロウレベルにされると、カット用MOSFETQ10を 通してロウレベルが伝えられてNチャンネル型MOSF そのチャンネル(バックゲート)部に矢印が付加される 10 ETQ8をオフ状態に、Pチャンネル型MOSFETQ 7をオン状態にする。これにより、高電圧VPPがワー ド線WOに伝えられる。上記デコーダ回路DECの出力 信号がハイレベルのときには、カット用MOSFETQ 10を通してNチャンネル型MOSFETQ8をオン状 態にし、ワード線W0を回路の接地電位のようなロウレ ベルに低下させる。このロウレベルにより帰還用のPチ ャンネル型MOSFETQ9がオン状態となって、入力 信号を高電圧VPPまで高くする。これにより、Pチャ ンネル型MOSFETQ7をオフ状態にすることができ る。このような入力信号の上昇に伴いカット用MOSF ETQ10がオフ状態になるため、電源電圧VCCで動 作してハイレベルの出力信号を形成しているデコーダ回 路DEC向かって高電圧VPPから直流電流が流れてし まうのが防止できる。なお、読み出し動作のときには、 VPPはVCCに切り替えられる。

> 【0050】同じ列に配置されたメモリセルM1、M3 とM2とM4ドレインは、それぞれ対応するデータ線D 0とD1に接続され、メモリセルM5, M7とM6とM· 8ドレインは、それぞれ対応するデータ線DjとDj+ 1に接続されている。メモリプロックMB0のメモリセ ルM1~M4のソースは、それに対応した共通ソース線 CSOに接続され、メモリプロックMBnのメモリセル M5~M8のソースは、それに対応した共通ソース線C Snに接続される。

【0051】特に制限されないが、8ピット(あるいは 16ピット等)のような複数ピットの単位での書き込み / 読み出しを行うため、上記メモリアレイは、合計で8 組(あるいは16組等)のように複数組設けられるよう 構成される。同図には、そのうちの1ピット分の回路が 示されている。

【0052】上記1つのメモリアレイを構成する各デー タ線D0~Dj+1は、前記Yデコーダによって形成さ れた選択信号Y0、Y1~Yj、Yj+1を受けるYゲ ートとしてのカラム (列) 選択スイッチMOSFETQ 20, Q21~Q24, Q25を介して、共通データ線 CDに接続される。共通データ線CDは、書き込みアン ブWA0の出力端子に接続される。この書き込みアンプ WAOは、外部端子DO~D7のうち、対応するDO端 子から入力される書込み信号を受ける書込み用のデータ 50 入力パッファの出力信号Diを受けるMOSFETQ1

5、パイアス電圧VPを受けるMOSFETQ16及び 制御信号PROGを受けるMOSFETQ17からなる 直列回路から構成され、高電圧端子VPPの電圧を共通 データ線CDに伝える。MOSFETQ16は、MOS FETQ17やQ15のドレインとゲート間に高電圧V PPのような高電圧が直接印加されるのを防ぐためのも のであり、中間的な高電圧VPがゲートに供給されるM OSFETQ16の挿入によって、これらの電圧を分割 して個々のMOSFETQ17,Q15に印加される電 圧を低減させる。

【0053】上記共通データ線CDには、他方において スイッチMOSFETQ11を介してセンスアンプSA 0の入力段回路の入力端子に結合される。入力段の増幅 動作を行うMOSFETQ12~Q14と、その制御用 インパータ回路N2,N3とCMOSインパータ回路N 4とで構成される回路をセンスアンプSA0と呼ぶ事と する。センスアンプSA0の動作電圧VCC'は、特に **制限されないが、通常読み出し時には5Vのような電源** 電圧VCCが供給され、消去ペリファイ時には上記5V より低い電圧3.5 Vのような低電圧に切り替えられ 20 る。上記MOSFETQ11は、制御信号PROGを受 けるインバータ回路N1の出力信号によって制御され、 書き込み動作のときにはオフ状態にされる。 これによ り、書き込み時のおける共通データ線CDの比較的高い 電位がセンスアンプSA0の入力に供給されることはな ÇĮ.

【0054】共通データ線CDに読み出されたメモリセルの配憶レベルは、読み出し時にオン状態にされるMOSFETQ11を通して、そのソースが接続されたNチャンネル型の増幅MOSFETQ12のドレインと電源電圧端子VCC'との間には、そのゲートとソースが接続されたPチャンネル型の負荷MOSFETQ13が設けられる。上記負荷MOSFETQ13は、読み出し動作のために共通データ線CDにプリチャージ電流を流すような動作を行う。

【0055】上記増幅MOSFETQ12の感度を高くするため、スイッチMOSFETQ11を介した共通データ線CDの電圧は、反転増幅回路として作用するインパータ回路N2,N3の入力に供給される。反転増幅回 40路としてのインパータ回路N3の出力信号は、上記増幅MOSFETQ12のゲートに供給される。また、上記ソース入力には、リミッタとして作用するMOSFETQ14を介して電源端子VCC'からチャージアップが行われる。このMOSFETQ14のゲートには、反転増幅回路としてのインパータ回路N2の出力信号が供給される。

【0056】メモリセルの読み出し時において、メモリセルは、フローティングゲートに審積された情報電荷に従って、ワード線の選択レベルに対して高いしきい値電 50

圧か又は低いしきい値電圧を持つものである。前記X系とY系のデコーダによって選択されたメモリセルがワード線が選択レベルにされているにもかかわらずオフ状態にされている場合、共通データ線CDは、MOSFETQ12とQ14からの電流供給によって比較的ハイレベルにされる。一方、選択されたメモリセルがワード線選択レベルによってオン状態にされている場合、共通データ線CDは比較的ロウレベルにされる。

【0057】この場合、共通データ線CDのハイレベルは、このハイレベルの電位を受ける反転増幅回路により形成された比較的低いレベルの出力電圧がMOSFETQ14のゲートに供給されることによって比較的低い電位に制限される。一方、共通データ線CDのロウレベルは、このロウレベルの電位を受ける反転増幅回路により形成された比較的高いレベルの電圧がMOSFETQ14のゲートに供給されることによって比較的高い電位に制限される。このような共通データ線CDのレベル制限作用によって、メモリセルから連続して読み出される記憶情報が1レベルから0レベルに変化するとき、あるは0レベルから1レベルに変化するときの信号変化速度を実質的に速くできる。

【0058】上記増幅用のMOSFETQ12は、ゲート接地型ソース入力の増幅動作を行い、その出力信号をCMOSインパータ回路N4の入力に伝える。CMOSインパータ回路N4は、増幅MOSFETQ12のドレイン出力信号を波形整形して対応したデータ出力パッファDOBの入力に伝える。データ出力パッファDOBは、上記センスアンプSA0からの信号を増幅して対応する外部端子I/O0から送出させる。また、同図では省略されているが、上記外部端子I/O0から供給される書き込み信号は、データ入力パッファに入力され、その出力信号Diが書き込みアンプWA0のMOSFETQ15のゲートに供給される。

【0059】この実施例では、各メモリブロックMB0~MBn毎の選択的な消去動作を可能にするため、各メモリブロックMB0~MBnの共通ソース線CS0~CSnにそれぞれ対応して消去制御回路としてのソーススイッチ回路SS0~SSnが設けられる。同図においては、ソーススイッチ回路SS0の具体的回路が代表として例示的に示されている。

【0060】ソーススイッチ回路SSOは、特に制限されないが、消去時にソース線CSOに高電圧VPPを供給するPチャンネル型MOSFETQ6と、書き込み時に共通ソース線CSOに接地電位0Vを供給するNチャンネル型MOSFETQ5及び後述するようなパイアス電圧発生回路BVGにより形成された中間パイアス電圧VSを供給するPチャンネル型MOSFETQ4が設けられる。このMOSFETQ4とQ5は、書き込み時においては相補的にスイッチ制御される。

7 【0061】Pチャンネル型MOSFETQ6のゲート

には、ブロック選択信号SOと消去制御信号ERASEを受けるナンドゲート回路G1の出力信号が供給される。Pチャンネル型MOSFETQ4のゲートには、上配ブロック選択信号SOを受けるインバータ回路Nの出力信号と書き込み制御信号PROGとを受けるナンドゲート回路G2の出力信号が供給される。そして、Nチャンネル型MOSFETQ5のゲートには、オアゲート回路G5の出力信号が供給される。このオアゲート回路G5の入力には、消去制御信号ERASEと書き込み制御信号PROGを受けるノアゲート回路G3の出力信号と 10 書き込み制御信号PROGとブロック選択信号SOを受けるアンドゲート回路G4の出力信号が供給される。

【0062】書き込み/消去以外の読み出し動作等においては、上記各制御信号ERASEとPROGは、共にロウレベルの"0"にされる。それ故、ノアゲート回路G3の出力信号がハイレベルの"1"となり、オアゲート回路G5の出力信号をハイレベルにするので、このMOSFETQ5がオン状態にされる。このとき、ナンドゲート回路G1とG2の出力信号は、上記信号ERASEとPROGのロウレベルの"0"に応じてハイレベルにされ、Pチャンネル型MOSFETQ4とQ6とが共にオフ状態にされる。その結果、共通ソース線CS0には、オン状態にされたMOSFETQ5により回路の接地電位が供給される。

【0063】書き込み動作においては、上記消去制御信 号ERASEがロウレベルで、書き込み制御信号PRO Gがハイレベルにされる。書き込みが行われるメモリブ ロックMB0においては、書き込み制御信号PROGの ハイレベルとプロック選択信号SOのハイレベルによ り、アンドゲート回路G4の出力信号がハイレベルとな 30 り、上記同様にオアゲート回路G5の出力信号をハイレ ペルにする。この結果、MOSFETQ5がオン状態と なって共通ソース線CS0には回路の接地電位を供給す る。このとき、消去用制御信号ERASEのロウレベル により、ナンドゲート回路G1の出力信号がハイレベル されてMOSFETQ6がオフ状態とされる。また、ブ ロック選択信号S0のハイレベルによりインパータ回路 Nの出力信号がロウレベルにされるので、ナンドゲート 回路G2の出力信号がハイレベルにされる。この結果、 MOSFETQ4もオフ状態にされている。

【0064】上配消去制御信号ERASEがロウレベルで、書き込み制御信号PROGがハイレベルにされる書き込み動作おいて、他のメモリブロックにおいて書き込みが行われることにより上記メモリブロックMB0に書き込みが行われないときには、ブロック選択信号S0のロウレベルを受けるインパータ回路Nの出力信号のハイレベルと、書き込み制御信号PROGのハイレベルによりナンドゲート回路G2の出力信号がロウレベルとなる。これにより、Pチャンネル型MOSFETQ4がオン状盤となって、パイアス電圧発生回路BVGで形成さ50

れたパイアス電圧VSが共通ソース線CS0に与えられる。このとき、消去用制御信号ERASEのロウレベルにより、ナンドゲート回路G1の出力信号がハイレベルされてMOSFETQ6がオフ状態とされる。また、ブロック選択信号S0のロウレベルであり、書き込み制御信号PROGのハイレベルによりノアゲート回路G3の出力信号がロウレベルであることから、オアゲート回路G5の出力信号もロウレベルなってMOSFETQ5がオフ状態とされている。

16

【0065】消去動作においては、上記消去制御信号E RASEがハイレベルで、書き込み制御信号PROGが ロウレベルにされる。消去が行われるメモリブロックM BOにおいては、消去制御信号ERASEのハイレベル とプロック選択信号S0のハイレベルにより、ナンドゲ ート回路G1の出力信号がロウレベルとなり、Pチャン ネル型MOSFETQ6をオン状態にする。これによ り、共通ソース線CS0には高電圧VPPが供給され る。このとき、書き込み制御信号PROGのロウレベル により、ナンドゲート回路G2の出力信号がハイレベル されてMOSFETQ4がオフ状態とされる。また、書 き込み制御信号PROGのロウレベルによりノアゲート 回路G3とアンドゲート回路G4の出力信号が共にロウ レベルにされるので、オアゲート回路G5の出力信号も ロウレベルとなり、MOSFETQ5もオフ状態にされ ている。

【0066】消去動作においては、上記消去制御信号E RASEがハイレベルで、書き込み制御信号PROGが ロウレベルにされる。他のメモリプロックが消去される ことに応じてメモリブロックMBOの消去が行われない ときには、共通ソース線CS0はハイインピーダンス状 態に置かれる。すなわち、書き込み制御信号PROGの ロウレベルによりナンドゲート回路G2の出力信号がハ イレベルになるのでMOSFETQ4はオフ状態であ り、消去制御信号ERASEのハイレベルに応じてノア ゲート回路G3の出力信号がロウレベルであり、書き込 み制御信号PROGのロウレベルに応じてアンドゲート 回路G4の出力信号がロウレベルであることからMOS FETQ5はオフ状態であり、プロック選択信号S0の 40 ロウレベル応じてナンドゲート回路G1の出力信号がハ イレベルであることからMOSFETQ6はオフ状態で ある。この構成に代えて、消去動作において、消去され ないメモリプロックの共通ソース線CS0を回路の接地 電位にするものであってもよい。 すなわち、消去制御信 号ERASEとインパータ回路により反転されたブロッ ク選択信号をアンドゲート回路に供給し、その出力信号 を上記オアゲート回路G5の入力に供給すればよい。具 体的回路を図示しない他のソーススイッチ回路SS1~ SSnの構成及び動作も、上記回路と同様であるのでそ の説明を省略する。

【0067】パイアス電圧発生回路BVGでは、ツェナ ーダイオードZDと電流制限用MOSFETQ2が直列 形態に接続される。この直列回路には、書き込み制御信 号PROGを受けるインパータ回路の出力信号によって スイッチ制御されるPチャンネル型MOSFETQ1を 介して高電圧VPPが供給される。特に制限されない が、ツェナー電圧にMOSFETQ2のゲート、ソース 間のしきい値電圧を加えて電圧は、直列抵抗R1、R2 により分圧される。この分圧電圧は、ソースフォロワ出 カMOSFETQ3のゲートに伝えられる。このMOS 10 FETQ3のドレインは電源電圧VCCに接続されてソ ースからパイアス電圧VSが出力される。

【0068】この実施例では、MOSFETQ2とQ3 のしきい値電圧がほぼ等しいとすると、ツェナーダイオ ードZDによるツェナー定電圧を抵抗R1とR2で分圧 するので、電源電圧VCCや高電圧VPPに対して依存 性を持たない定電圧を形成することができる。このよう な定電圧VSを書き込み動作において、書き込みが行わ れないメモリブロックの共通ソース線に供給することに 状態のメモリセルのフローティングゲートとソース間の 電圧差を小さくして、そこに流れるトンネル注入電流を 実質的に防止するようにするものである。

【0069】図7には、この発明に係る他の一実施例の 半導体記憶装置とそれを用いたマイクロコンピュータシ ステムのブロック図が示されている。この実施例の半導 体記憶装置は、同図に点線で示すように2つのメモリチ ップが1つのパッケージに実装されて構成される。この 実施例では、2つのメモリチップDRAMとFLASH とのデータ転送が、パッケージの内部において行われる ようにされる。 言い換えるならば、前記図1の実施例の ようにCPUを介在させないで、半導体記憶装置の内部 で自動的にDRAMからFLASHへ、あるいはFLA SHからDRAMへのデータ転送が行われるようにされ

【0070】上記のようなデータ転送を可能にするた め、転送方向を指示する制御信号TRが追加される。ま た、DRAMとFLASHとの間でのデータの授受のた めに制御端子ready1とready2とが設けられる。そして、 SHはDRAMの記憶情報のパックアップとしての役割 しか持たないようにされる。このため、FLASHは、 アドレス端子を持たないようにされるとともに、データ 端子I/Oはパッケージ内部においてDRAMの転送専 用のデータ端子I/Oと接続される。また、動作モード を指定する制御信号としては、チップイネーブル信号C EBとライトイネーブル信号WEBに、上記のように新 たに付加された端子TRからの転送動作を指示する信号 と、DRAMとの間でやり取りが行われる制御端子read

チップイネーブル信号CEBは、DRAMのRASBと 共通に接続され、ライトイネーブル信号WEBもDRA MのWEBと共通に接続される。なお、CEBはRAS Bとし、WEBはDRAM/FLASHを意味するD/ Fのような信号としてもよい。すなわち、データ転送動 作においては、WEBにより転送方向を指示するために 用いられるから、FLASH側ではDRAM/FLAS Hを意味するD/Fのようにしてもよい。

18

【0071】信号TRは、それがロウレベルにされると DRAMモードとなり、外部からはDRAMに対するメ モリアクセスが可能にされる。この間、FLASH側は スタンパイ状態にされる。信号TRがハイレベルにされ ると、DRAMからFLASHへのデータ転送又はFL ASHからDRAMへのデータ転送が指示される。この ように信号TRがハイレベルに立ち上がる時に、信号W EBがハイレベルならDRAMからFLASHへのデー 夕転送が行われ、信号WEBがロウレベルならFLAS HからDRAMへのデータ転送が行われる。

【0072】信号readylは、FLASHの動作状態を示 より、書き込み非選択のメモリブロックにおいて、消去 20 す信号であり、転送時にreadyl=1 (ハイレベル) のと きのみDRAMが活性化される。信号ready2は、DRA Mの動作状態を示す信号であり、転送時にready2=1 (ハイレベル) のときのみFLASHが活性化される。 【0073】図8には、上記DRAMの一実施例の内部 プロック図が示されている。XアドレスパッファXAB とYアドレスパッファYABは、アドレス端子A0~A 10から入力されたX系とY系のアドレス信号を、ロウ アドレスストロープ信号RASBとカラムアドレススト

ロープ信号CASBに同期して発生されるラッチ制御信

30 号XLとYLによりそれぞれ取り込む。

【0074】メモリアレイは、非反転のデータ線Tと反 転のデータ線Bとからなる一対の相補データ線(Data Li ne)が平行に配置される折り返しデータ線方式により構 成される。この相補データ線は、差動のセンスアンプ (Sense Amp)の一対の入出力端子に接続される。ワード 線(Word Line)は、上記データ線と直交するよう配置さ れ、上記データ線との交点にダイナミック型メモリセル が設けられる。

【0075】Xアドレスデコーダ(X Address Decorde 外部からはDRAMのみがアクセス可能となり、FLA40r)は、XPドレスパッファXABを通して入力された アドレス信号を解読して上記ワード線を選択レベルにす る。Yアドレスデコーダ(Y Address Decorder)は、Y アドレスパッファYABを通して入力されたアドレス信 号を解読して、上記相補データ線を入出力線 (I/O Lin e) に接続させるカラムスイッチの選択信号を形成す る。同図には、センスアンプの部分にカラムスイッチも 含まれるものと理解されたい。

【0076】メインアンプMAは、上記入出力線に読み 出された読み出し信号を増幅してデータ出力バッファD y1とready2の信号とが組み合わされて用いられる。上記 50 out を介して外部端子 $I/OO \sim I/OO$ から送出させ

る。この外部端子I/O0~I/O7から入力された書 き込みデータは、データ入力パッファDinに取り込ま れ、曹き込み用のメインアンプMAを介して上記入出力 線と選択されたデータ線を通してメモリセルに書き込ま

【0077】タイミング発生回路TGは、アドレススト ロープ信号RASBとCASB、ライトイネーブル信号 WEB及びアウトプットイネーブル信号OEBを受け て、内部回路の動作に必要なタイミング信号DOE、X の各回路ブロックは、基本的には従来のDRAMと同様

【0078】この実施例では、DRAMとFLASHと で内部で自動的にデータ転送を行わせるようにするた め、転送コントローラと転送アドレスカウンタが設けら れる。上記の転送コントローラの制御のために、制御信 号ready1とクロックCLK及び転送動作を指示す信号T Rが入力される。また、上記ライトイネーブル信号WE Bが転送方向を指示する信号として入力される。

【0079】転送コントローラは、後述するような転送 20 動作においてDRAMの読み出し動作や書き込み動作に 必要な制御信号RASB、CASB、WEB及びOEB を発生させ、内部の信号経路により上記タイミング発生 回路TGに伝えられる。これにより、DRAMは、外部 端子から供給される制御信号ではなく、内部の転送コン トローラにより発生される制御信号により動作が指示さ れる。

【0080】図20には、上記DRAMのメモリアレイ とその周辺回路のうちX系のアドレス選択回路の一実施 例の回路図が示されている。例示的に示されたメモリア レイMARYは、特に制限されないが、2交点(折り返 レビット線) 方式とされる。同図には、その一対の行が 代表として例示的に示されている。一対の平行に配置さ れた相補データ線(ビット線又はディジット線) D0. DOBに、アドレス選択用MOSFETQmと情報記憶 用キャパシタCs とで構成された複数のメモリセルのそ れぞれの入出力ノードが同図に示すように所定の規則性 をもって配分されて結合されている。

【0081】代表として示された相補データ線D0, D 0 B間には、図示しないがスイッチMOSFETが設け られ、チップ非選択状態のとき又はメモリセルが選択状 態にされる前にオン状態にされる。これにより、前の動 作サイクルにおいて、センスアンプの増幅動作による相 補データ線D0、D0Bのハイレベルとロウレベルを短 絡して、相補データ線D0, D0Bを約VCC/2 (H VC)のプリチャージ電圧とする。特に制限されない が、DRAMチップが比較的長い時間非選択状態に置か れる場合、上記相補データ線DO, DOB等のプリチャ ージレベルはリーク電流等によって低下する。そこで、

HVCを供給するようにしてもよい。このハーフプリチ ャージ電圧HVCを形成する電圧発生回路は、上記リー ク電流等を補うよう比較的小さな電流供給能力しか持た ないようにされる。これによって、消費電力が増大する のを抑えている。

20

【0082】Xアドレスデコーダは、特に制限されない が、ゲート回路G1~G4からなる第1のアドレスデコ ーダ回路と、単位回路UXDCRのような第2のアドレ スデコーダ回路からなるように2分割されて構成され L、YL、DL、CE及UWMA等を発生せさる。以上 10 る。同図には、第2のアドレスデコーダ回路を構成する 1回路分(単位回路) UXDCRと、第1のアドレスデ コーダ回路を構成するノア(NOR)ゲート回路G1~ G4が示されている。なお、ゲート回路G2とG3は回 路記号が省略されている。上記単位回路UXDCRは、 ワード線4本分のデコード信号を形成する。

> 【0083】第1のXデコーダ回路を構成する4個のゲ ート回路G1~G4は、下位2ピットのアドレス信号XO B, X1B ~X0, X1 の組み合わせにより 4 通りのワード線選 択タイミング信号のx0ないしのx3を形成する。これらの ワード線選択タイミング信号 φx0~ φx3は、上記第2の アドレスデコーダ回路UXDCRによってスイッチ制御 される伝送ゲート上記MOSFETQ20~Q23を介 して単位のワード線ドライバUWD0~UWD3に入力 される。

【0084】ワード線ドライバWDは、単位回路UWD 0が代表として例示的に示されているように、Pチャン ネルMOSFETQ26とNチャンネルMOSFETQ 27からなるCMOS駆動回路と、その入力と動作電圧 端子VCHとの間に設けられたPチャンネルMOSFE TQ24、Q25から構成される。ワード線選択タイミ ング信号φx0のロウレベルによりPチャンネル型MOS FETQ26のオン状態にされ、電源電圧VCCよりM OSFETのしきい値電圧分だけ高くされた昇圧電圧V CHを選択ワード線W0に出力する。PチャンネルMO SFETQ24のゲートにはプリチャージ信号wphが 供給される。PチャンネルMOSFETQ25のゲート にはワード線WOの駆動出力が供給される。

【0085】MOSFETQ25は、電源電圧VCCに 従って形成されたワード線選択タイミング信号 oxOがハ イレベルにされて、ワード線W0を接地電位のような非 選択レベルにするとき、そのロウレベルを受けてCMO S回路の入力レベルを高電圧VCHまでブルアップして PチャンネルMOSFETQ26を確実にオフ状態にす る。これにより、非選択のワード線に対応したCMOS 駆動回路を構成するPチャンネルMOSFETQ26と Q27との間で直流電流が消費されるのを防ぐものであ

【0086】Xアドレスデコーダを上記のように2分割 することによって、第2のXアドレスデコーダ回路を構 スイッチMOSFETを介してハーフプリチャージ電圧 50 成する単位回路UXDCRのピッチ(間隔)とワード線

のピッチとを合わせることができる。その結果、無駄な 空間が半導体基板上に生じなくすることができる。

【0087】ワード線の遠端側と回路の接地電位との間 にはスイッチMOSFETQ1~Q4等が設けられる。 これらのスイッチMOSFETQ1~Q4のゲートに は、それに対応したワード線W0~W3に供給される選 択信号とは逆相の信号WC0~WC3が供給される。こ れにより、選択されたワード線に対応したスイッチMO SFETのみがオフ状態に、他のスイッチMOSFET はオン状態にされる。これにより、選択ワード線の立ち 10 上がりによる容量結合によって非選択ワード線が不所望 に中間電位に持ち上げられてしまうことを防止できる。

【0088】図9には、上記FlashからDRAMへのデ ータ転送動作を説明するための一実施例のフローチャー ト図が示されている。図示しないが、前配のように信号 TRがロウレベルからハイレベルに変化するときに信号 WEBのロウレベルによりFlashからDRAMへの転送 モード (DRAM転送: Yes) が指示される。

【0089】この転送モードにおいて、ready1=0、read y2=1、X=1 、Y=1 でI/07=0の初期設定が行われる。read 20 y1=0によりDRAMはFlashによりready1=1にセットさ れまでの間セルフリフレッシュ動作を行っている。

【0090】Flashは、ready2=1により活性化されて上 記の転送方向に応じてリードモードとなり、先頭アドレ スX=1 、Y=1 から読み出しが行われ、内部出力端子 I/ Oから出力信号を送出するとready1=1にセットして、D RAM側からready2=1にセットされまでの間、スタンパ イ状態に置かれる。

【0091】上記Flashによるreadyl=1のセットに応じ TDRAMが活性化され、内部出力端子 I / Oのデータ 30 をラッチした後に、ready2=0にリセットさせる。これに より、Flashはスタンパイ状態にされる。続いて、DR **AMはライトモードにされ、上記同じアドレスX=1 、Y=** 1 にデータの書き込み動作を行う。この後に、ready2=1 にセットし、YアドレスをY+1に更新する。最終アド レスNでなければ、セルフリフレッシュに移行する。

【0092】上記DRAMによるready2=1のセットに応 じてFlashが活性化され、XアドレスをX+1に更新さ せて、最終アドレスNでないときにはready1=0にリセッ トさせ、前記リードモードに入る。これにより、X2.Y2 の次アドレスの読み出しが行われる。以下、同様の動作 がXアドレスとYアドレスが共に最終アドレスNに到達 するまで繰り返して行われ、最終アドレスまでのデータ 転送が終了すると、端子 I /〇7がハイレベル(=1) にセットされ、CPUによるポーリングによって転送終 了が判定される。

【0093】図10には、上記DRAMからFlashへの データ転送動作を説明するための一実施例のフローチャ ート図が示されている。図示しないが、前記のように信

22 号WEBのハイレベルによりDRAMからFlashへの転 送モード (DRAM転送;No)が指示される。

【0094】この転送モードにおいて、ready1=0、read y2=1、X=1 、Y=1 、 i=0 でI/07=0の初期設定が行われ る。ready1=0によりDRAMはFlashによりready1=1に セットされまでの間セルフリフレッシュ動作を行ってい る.

【0095】Flashは、ready2=1により活性化され上記 の転送方向に応じてまず消去モードとなり一括消去動作 を行う。この消去動作には、前記のようなプレライト動 作が含まれる。消去動作の終了によりreadyl=1にセット して、DRAM側からready2=1にセットされまでの間ス タンパイ状態に置かれる。

【0096】上記Flashによるready1=1がセットれる と、ready2=0にリセットしてFlashをスタンパイ状態に した後に、上記のような転送方向に対応してリードモー ドにされ、先頭アドレスX=1 、Y=1 から読み出しが行わ れ、内部出力端子I/Oから出力信号を送出するとread y2=1にセットする。

【0097】ready2=1に応じてFlashは活性化されて上 記DRAMから出力されたデータをデータラッチに取り 込んで、1=1+1にインクリメントさせる。1が7に なるまで、言い換えるならば、8パイト分のデータがD RAMから読み出されて上記のようにFlashのデータラ ッチに取り込まれるまで、上記の動作が繰替えられる。 すなわち、DRAMは1=7になるまではready1=1の状 態に置かれるから、アドレスをY+1にインクリメント し、ready2=0にリセットしていったんFlashをスタンバ イ状態にしてから次の読み出しを行う。

【0098】上記のような動作の繰り返しにより、8パ イト分のデータがDRAMから読み出されてFlashのデ ータラッチに取り込まれると、Flashはready1=0にリセ ットさせる。これによりDRAMでは、YアドレスをY +1に更新させて最終アドレスでないと判定すると最初 のセルフリフレッシュモードに入る。

【0099】Flashは、i=0にクリアした後に、上記 データラッチに取り込まれた8×8ピットのデータを一 斉に書き込んで、XアドレスをX+1に更新させる。そ して、XアドレスがN/8の最終アドレスでないきに は、ready1=1にセットしてスタンパイ状態に入る。すな わち、Flashはreadyl=1に応じてDRAMが活性化され てready2=0にリセットするので、再びready2=1にセット されるまでの間スタンパイ状態に置かれる。

【0100】以下、同様にDRAMとFlashとで8ピッ トずつのデータ転送を8回行うと、Flashでは書き込み が行われるという動作を最終アドレスまで繰り返す。最 終アドレスまでデータ転送が行われると、I/O7をハ イレベルにし、上記のような転送動作を終了する。この 後は、DRAMのデータは全てFlash側に転送されてい 号TRがロウレベルからハイレベルに変化するときに信 50 るので、マイクロコンピュータシステムに電源が入って

40

いる状態でも、DRAMではスタンパイ状態となり一定時間経過後に全てのデータが消滅することになる。すなわち、この実施例では、上記のようなDRAMからFlashへのデータ転送後は、システムの電源遮断を前提としDRAMのデータの消滅を予定しているので、外部よりセルフリフレッシュを行う要求がない限り上記のようなセルフリフレッシュ動作が行われない。

【0101】図11には、上記FlashからDRAMへの転送動作の一例のタイミング図が示されている。信号TRのハイレベルの立ち上がりエッジにおいて、信号WEBのロウレベルによりFlashからDRAMへのデータ転送モードにされる。このとき、DRAMの転送コントローラやFlashのオートコントローラの動作に必要なクロックパルスCLKが、前配図8や後述する図13のように外部端子CLKから入力されるのではなく、このとき使用しない外部端子RASBを利用してクロックパルスが入力される。すなわち、DRAMではリード動作やライト動作に必要な各種制御タイミング信号は、転送コントローラにより内部で形成されるから、外部端子RASB等は使用しないので、これを利用してマイクロコンピュータシステム等に用いられるシステムクロックが入力される。

【0102】上記のようなクロックパルスにより、前記図9や図10に示されたように2つのメモリチップDRAMとFlashとの間でのシーケンシャルなデータ転送に必要な回路動作が行われる。同図では、上記のようなモード設定とクロックパルスとの関係を明らかにするものであり、端子I/O7がロウレベルになってデータ転送中からハイレベルに変化して転送終了に至るまでの時間が省略されて描かれている。

【0103】図12には、上記DRAMからFlashへの転送動作の一例のタイミング図が示されている。信号TRのハイレベルの立ち上がりにエッジにおいて、信号WEBのハイレベルによりDRAMからFlashへのデータ転送モードにされる。このときも、上記同様にDRAMの転送コントローラやFlashのオートコントローラの動作に必要なクロックパルスCLKが、前配図8や後述する図13のように外部端子CLKから入力されるのではなく、このとき使用しない外部端子RASB(図7の実施例ではCEB)を利用してクロックパルスが入力される。同図では、上配のようなモード設定とクロックパルスとの関係を明らかにするものであり、上記同様に端子I/O7がロウレベルになってデータ転送中からハイレベルに変化して転送終了に至るまでの時間が省略されて描かれている。

【0104】図13には、図7のように内部でのデータ 転送動作を行う場合のFlashメモリの一実施例の内部プロック図が示されている。この実施例のFlashメモリの 基本的な部分は、図6に示された実施例と同様であるが、半導体記憶装置内部でのデータ転送のために図8の 50 DRAMと同様に転送コントロール回路 (Control)と転送アドレスカウンタ(Add.counter)が設けられる。これに応じて、アドレス端子Aiが削除される。この実施例では、転送コントロール回路のシーケンシャルな動作のためのクロックパルスCLKが制御端子から供給される。これに代えて、信号CEB(RASB)をクロック入力に利用するものであってもよい。

24

【0105】図14には、この発明に係る他の一実施例の半導体記憶装置とそれを用いたマイクロコンピュータシステムのプロック図が示されている。この実施例の半導体記憶装置は、汎用のDRAMと汎用のFLASHに加えてデータ転送動作を行う制御チップが1つのパッケージに設けられる。同図では、発明の理解を容易にするため、制御チップは、その内部の回路プロックが例示的に示されている。言い換えるならば、DRAMとFLASHを除く回路プロックは、制御チップとして1つの半導体チップに構成される。

【0106】この実施例では、2つのメモリチップDRAMとFLASHとのデータ転送が、制御チップを介してパッケージの内部において行われるようにされる。言い換えるならば、前配図7の実施例のようにDRAMやFLASHに転送用の制御信号を内蔵しないで、それを外部の制御チップに同等の機能を実現するものである。この構成においては、DRAMの記憶容量に対して、FLASHの記憶容量が大きいことを除いて、他の如何なる制約も受けなくできる。

【0107】データの転送動作は、FLASHとDRA Mの一方からデータを読み出してデータバッァDBにストックし、他方にコントロール部を用いて書き込み動作 30 をさせるようにする。ここで、CONTは、コントロール部であり、クロックパルス発生回路CLKによりクロックパルスを受けて、上記データ転送に必要な一連のシーケンシャルな動作制御を受け持つ。

【0108】AC1はアドレスカウンタであり、DRAM用のアドレスマルチプレックス用のアドレス信号を発生させる。AC2もアドレスカウンタであるが、FLASH用のアドレスノンマクチプレックス用のアドレス信号を発生させる。RTMは、リフレッシュ用タイマーであり、データ転送方向に対応してDRAMのセフルリフレッシュ動作の制御を行う。ABTはアービタであり、リフレッシュ動作とメモリアクセス動作の調停を行う。TGはタイミングゼネレータであり、RASB、CASB、WEB及びOEB等のDRAMの動作に必要な各種タイミングパルスを発生させる。

【0109】システム側では、データレジスタや電源電 圧VCCとVPPの供給制御を行うリレー回路が新たに 追加される。データレジスタは、アドレスデコーダにより選択されて、上記のような電源制御のためのコマンドを受け取り、それに対応してリレー回路を制御する。

【0110】この実施例では、制御チップを汎用チップ

として用いるものであってもよい。すなわち、1チップのマイクロコンピュータにより制御チップを構成し、2つのメモリチップDRAMとFLASHとの間でのデータ転送を行うようにする。このことは、等価的に図1の実施例と同様にしてデータ転送を行うようにすることができるものである。すなわち、システム上のマイクロプロセッサに代わって、専用のローカルプロセッサによってデータ転送が行われるれるものである。

【0111】図15には、DRAMの一実施例のピン配置図が示されている。この実施例では、DRAMは約1 106Mピットの記憶容量を持つようにされ、28ピンのパッケージにより構成される。この場合、×1ピット構成と×4ピット構成の例が示されている。×8ピット構成にするときには、X系又はY系に対して最上位ピットアドレスA10が無効にされる。

【0112】図16には、この発明に係る半導体配憶装置の一実施例の断面図が示されている。この実施例では、フレーム(リード)とチップ表面とは、フィルムを介在させて接着剤によりそれぞれ接着される。フレームの端子は金ワイヤによってチップホンディングパッドと接続される。このような構成に代え、フレームは、接着剤によってチップの表面に形成された絶縁体に接続させるものとしてもよいし、フレームは、モールド樹脂によってポンディング用の接続を行うリード表面を除く個所を覆うようにしておき、接着によりチップの表面に接続されるものとしてもよい。フレーム(リード)の端子は、金ワイヤによってチップのホンディングパッドに接続される。

【0113】この実施例では、フレームは外部端子と一体的に構成される主フレームに対してDRAMチップが 30 接続される。これに対して、Flashチップはいわば副フレームというべきフレームに接続され、上記DRAMチップの上部にFlashチップの表面が向かいあって重ね合うようにフレーム部分で接続される。これにより、パッケージの厚みは多少厚くなるが、2つのチップが内蔵されるにもかかわらず、半導体配憶装置の外観形状をチップが1つのものとほぼ同じくできる。

【0114】図17には、図16に示した半導体配憶装置の一部内部平面図が示されている。同図には、上側のFlashチップと、その下側に配置されるDRAMチップ 40の一部表面が例示的に示されている。特に制限されないが、Flashチップの内部ピンというべきフレームは、DRAMチップが接続されるフレームに対してハンダにより電気的に接続される。この実施例のDRAMやFlashは、電源インピーダンスを低く抑えるために、接地電位VSSのリードは同図で縦長に示されたチップの中央部右側を上方向に延びてDRAMチップ及びFlashチップの複数箇所で接地電位を与えるボンディングパッドに金ワイヤにより接続される。同様に、5Vのような電源電圧VCCのリードは、チップの中央部左側を上方向に延 50

びてDRAMチップ及びFlashチップの複数箇所で電源 電圧を与えるポンディングパッドに金ワイヤにより接続 される。

26

【0115】フィルムは、前記のようなチップの表面と リードとが電気的に接触されてしまうのを防ぐ絶縁膜と しての役割を果たす。また、前記図14の実施例のよう に3つのチップを1つパッケージ内に封止する場合に は、このFlashチップの上側にか、又はDRAMチップ の下側に制御チップを同様に重ね合わせるようにすれば よい。

【0116】図18には、(A) にDRAMメモリのメモリセルの一実施例の平面部分が示され、(B) にはそれに対応した断面部分が示されている。DRAMメモリのメモリセルは、情報記憶用の容量電極からなるキャパシタと、アドレス選択用のスイッチMOSから構成される。

【0117】図19には、(A) にFLASHメモリのメモリセルの一実施例の平面部分が示され、(B) にはそれに対応した断面部分が示されている。FLASHメモリのメモリセルは、フローティングゲートとコントロールゲートとを持つスタックドゲート構造の1つのメモリMOSから構成される。

【0118】図18と図19は、ほぼ同じ縮尺で描かれている。このようにDRAMのメモリセルのサイズに比べてFLASHのメモリセルのサイズは若干小さい。しかし、図21の実施例のように、書き込み動作や消去動作のために、その周辺回路の規模はDRAMに比べて大きい。このようなメモリセルアレイとその周辺回路の大小関係により、配憶容量が同じDRAMチップとFLASHチップとはほぼ同じ大きさに形成できる。

【0119】上記のように同じ記憶容量を持つ2種類のメモリチップのサイズがほぼ同じにできるということは、図16の実施例のようにして2つのメモリチップを 重合わせて1つのパッケージに封止する上では極めて都 合がよい。

【0120】図22には、この発明に係る半導体記憶装置を用いたマイクロコンピュータシステムの電源供給方法の一実施例のプロック図が示されている。電源回路は主電源からの電源を受けてこの発明に係る半導体記憶装置を用いたメモリ装置(DRAM+FLASH)に対してVCC、VSS及びVPPの電圧を供給する。特に制限されないが、転送用電池が搭載されたシステムでは、主電源が遮断されて転送用電池により電源回路が動作して、内部回路に対して電源供給が可能になる。

【0121】上記のように転送用電池が搭載されたシステムにおいて、その電池の容量が比較的小さくて、FLASHに対する書き換えが出来ないときには、この電池を用いてDRAMをセルフリフレッシュモードとしてパッテリーパックアップとして用いる。すわなち、不意に電源が遮断されたときのデータ破壊を防止することがで

27

きる。

【0122】上記転送用の電池の容量が大きいときには、主電源が不用意にあるいは不所望に切断されたときでも、CPUやメモリ装置には転送用電池により電源供給が継続して行われ、DRAMのデータをFLASHに転送した後の転送終了信号ENDを以てCPUが電源回路の動作を停止させるためのパワーダウン信号PDNを発生させる。

【0123】正常に電源遮断を行うときには、CPUが メモリ装置のDRAMとFLASHとをアクセスして、 あるいはメモリ装置に対して転送命令を指示してDRA MのデータをFLASHに転送させたことを確認して主 電源の遮断が行われる。このような動作により、FLA SHの書き換え回数は10万回程度に制限されるが、上 記のようにDRAMと組み合わせ通常のデータの書き換 えはDRAMに対して行うようにし、電源遮断時のみF LASHの書き換えを行うようにすることよって実質的 な書き換え回数の制限を無くすことができる。すなわ ち、上記のようなマイクロコンピュータシステムの電源 の遮断を1日に2回の割り合でい行うものとすると、1 20 0万/365×2=100年となり、書き換え回数制限 が1万回としても10年以上使用可能なる。しかも、デ ータ処理におけるデータの書き換えは、DRAMに対し て行われるからメモリアクセスの高速化が可能となり、 データ処理時間の大幅な短縮化が可能になるという利点 ももたらされる。

【0124】上記の実施例から得られる作用効果は、下記の通りである。 すなわち、

(1) 電気的に書き込みと消去が可能にされた不揮発性のメモリチップとRAMとを同一のパッケージに実装 30 させて1つの半導体記憶装置を構成することにより、通常のメモリアクセスがRAMに対して行われるから高速化と不揮発性メモリに対する書き換え回路数の制限を無くしつつ、電源を遮断する前にRAMのデータが不揮発性メモリに転送されるからデータの不揮発化を図ることができるという効果が得られる。

【0125】(2) 上記不揮発性のメモリチップとして、トンネル酸化膜を通して流れるトンネル電流によりフローティングゲートに蓄積された情報電荷の消去動作が行われる一括消去型不揮発性メモリとし、RAMとし 40 てダイナミック型RAMとを用いることにより、両者のチップサイズはほぼ同じで記憶容量も同一にできるから2つのメモリチップを1つの組み合わせるときの整合性を良くすることができるという効果が得られる。

【0126】(3) 上記不揮発性のメモリチップとRAMチップとの外部アドレス端子及び制御端子が実質的に同様にされて外部からアドレス信号と制御信号とが共通に供給させるとともにいずれかのチップをアクセスするかを選択する制御端子を設けることにより、パッケージの内部での対応する端子の接続が簡単に行えるという

効果が得られる。

【0127】(4) 上記不揮発性のメモリチップに一連の自動消去動作及び自動書き込み動作を制御する制御回路を内蔵させることにより、外部からの書き換えが簡単に行われるという効果が得られる。

【0128】(5) 上記不揮発性のメモリチップとRAMチップに、それぞれ内部でデータの相互に転送を行わせる制御回路を含ませることより、外部からはデータ転送を指示するだけでよく、取扱いが極めて簡単になる10という効果が得られる。

【0129】(6) 上記不揮発性のメモリチップに対して外部からの直接アクセスを不能にすることにより、メモリ制御を単純化できるという効果が得られる。

【0130】(7) 上記不揮発性のメモリチップとRAMチップとはLOC技術によりリードフレームに接続され、このリードを介して2つが同一パッケージの中で電気的に接続されるよう重合わされて実装させることにより、実質的な半導体記憶装置のサイズを小さくできるという効果が得られる。

【0131】(8) 電気的に書き込みと消去が可能にされた不揮発性メモリチップと、RAMチップ及び上配両メモリチップの間でデータの転送を行わせる制御用チップとを同一のパッケージに実装させることにより、汎用のチップを用いて新しい機能を持つ半導体記憶装置を得ることができるという効果が得られる。

【0132】以上本発明者よりなされた発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、RAMは、ダイナミック型RAMの他にスタティック型RAMを用いるものであってもよい。電気的に消去動作が可能にされる不揮発性メモリは、FLASHの他に書き込み動作もトンネル電流を利用するFLTOX型やMNOSトランジスタを用いるものであってもよい。

【0133】ダイナミック型RAMを用いる場合、アドレス端子はX系とY系のアドレスを独立した端子から入力させるものであってもよい。このようなアドレス端子を独立した場合には、それに応じてFLASH等の不揮発性メモリも独立したアドレス端子を持つようにすればよい。2つのチップを重合わせて1つのパッケージに搭載するとき、図16とは逆に2つのチップの裏面が互いに背中合わせになるようにし、副フレーム側のリードが接続されるようにしてもよい。このように、2つ又は3つのチップを1つのパッケージに実装させる構成は、種々の実施形態を採ることができる。この発明は、RAMチップとと不揮発性メモリチップとを組み合わせてなる半導体配憶装置として広く利用できる。

[0134]

【発明の効果】本願において開示される発明のうち代表

50

29

的なものによって得られる効果を簡単に説明すれば、下 記の通りである。すなわち、電気的に書き込みと消去が 可能にされた不揮発性のメモリチップとRAMとを同一 のパッケージに実装させて1つの半導体配憶装置を構成 することにより、通常のメモリアクセスがRAMに対し て行われるから高速化と不揮発性メモリに対する書き換 え回路数の制限を無くしつつ、電源を遮断する前にRA Mのデータが不揮発性メモリに転送されるからデータの 不揮発化を図ることができる。

【図面の簡単な説明】

【図1】この発明に係る半導体記憶装置とそれを用いた マイクロコンピュータシステムの一実施例を示すプロッ ク図である。

【図2】FlashからDRAMへのデータ転送動作を説明 するための一実施例を示すフローチャート図である。

【図3】DRAMからFlashへのデータ転送動作を説明 するための一実施例を示すフローチャート図である。

【図4】FlashからDRAMへのデータ転送動作を説明 するための一実施例を示すタイミング図である。

【図5】DRAMからFlashへのデータ転送動作を説明 するための一実施例を示すタイミング図である。

【図6】Flashメモリの一実施例を示す内部プロック図である。

【図7】この発明に係る他の一実施例の半導体記憶装置 とそれを用いたマイクロコンピュータシステムのプロッ ク図である。

【図8】 DRAMの一実施例を示す内部プロック図である。

【図9】FlashからDRAMへのデータ転送動作を説明するための一実施例のフローチャート図である。

【図10】DRAMからFlashへのデータ転送動作を説明するための一実施例のフローチャート図である。

【図11】FlashからDRAMへの転送動作の一例を示すタイミング図である。

【図12】DRAMからFlashへの転送動作の一例を示すタイミング図である。

【図13】Flashメモリの他の一実施例を示す内部プロック図である。

【図14】この発明に係る他の一実施例の半導体記憶装 置とそれを用いたマイクロコンピュータシステムのプロ ック図である。

30

【図15】DRAMの一実施例を示すピン配置図である。

【図16】この発明に係る半導体記憶装置の一実施例を 示す断面図である。

【図17】この発明に係る半導体記憶装置の一実施例を 示す一部内部平面図である。

10 【図18】DRAMメモリのメモリセルの平面部分とそれに対応した断面部分を示す構造図である。

【図19】 FLASHメモリのメモリセルの平面部分と それに対応した断面部分を示す構造図である。

【図20】DRAMのメモリアレイとX系のアドレス選択回路の一実施例を示す回路図である。


【図21】FLASHのメモリマットMATとその主要な周辺回路の一実施例を示す回路図である。

【図22】この発明に係る半導体配憶装置を用いたマイクロコンピュータシステムの電源供給方法の一実施例を示すプロック図である。


【符号の説明】

DRAM…ダイナミック型RAM、FLASH、Flash …一括消去型不揮発性メモリ、CPU…マイクロプロセ ッサ、AB…アドレスパス、DB…データパス、CB… 制御パス、MAT…メモリマット、X-DEC…Xデコ ーダ、Y-DEC…Yデコーダ、S.A…センスアン プ、XAB…Xアドレスパッファ、YAB…Yアドレス パッファ、TG…タイミング発生回路、MA…メインア ンプ、Din…データ入力パッファ、Dout …データ出力 30 バッファ、CONT…コントロール部、AC1, AC2 …アドレスカウンタ、RTM…リフレッシュタイマ、A BT…アーピタ、DB…データパッファ、CLK…クロ ック発生回路、MARY…メモリアレイ、UXDCR… 単位デコーダ回路、UWD0~UWD3…ワード線駆動 回路、MB0~MBn…メモリプロック、SS0~SS n…ソーススイッチ回路、SA0…センスアンプ、WA 0…書き込みアンプ。


[図11]





【図12】




【図1】










【図7】








【図13】




【図14】



[図15]


图15 4M×4 DRAM 16M×1 DRAM VCC D D01 23 27 D04 Q DQ2 NC 26 NC DQ3 → WEB 25 CASB \rightarrow RASB 5 24 NC OEB \rightarrow 6 23 <u>A9</u> A10 20 **A8** A0 10 19 Α7 4 A1 11 18 A6 - A2 A3 12 17 A5 **←** 13 16 **A4**

【図17】




【図18】


20 1 8




(B) 断面部分



[図20]




【図21】



【図22】

図22



フロントページの続き

(72)発明者 吉田 敬一

東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

3
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
\square COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
<u> </u>

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.